（原标题：摩尔定律，怎样延续）

如若您但愿不错常常碰面，迎接标星保藏哦~

来源：内容编译自economist，谢谢。

在荷兰埃因霍温的一座无菌、开阔的建筑里，ASML（光刻开拓制造商）最新的巨型开拓静静地运转着。这台重达150吨、大小相当于双层巴士的机器为东谈主类提供了一种最新情势，去作念自冰河期间以来一直在作念的事情——在石头上“书写”，也即是光刻。这里的“石头”是硅片，书写是通过光来完成的。

这台机器每秒钟向真空室中喷射5万个锡滴。激光将每个锡滴加热到220，000摄氏度，温度是太阳名义的40倍。这个进程将锡滴调度为等离子体，开释出波长极短的光（极紫外光，简称EUV）。这些光束经过一系列光滑到皮米级（万亿分之一米）的反射镜反射后，照耀到包含芯片电路蓝图的掩模上。

EUV光束从掩模上反射，再将瞎想投射到涂有一层感光材料（光刻胶）的硅片上。硅片被精准迁移，以便图案不错被一次次类似打印；一个硅片不错用来制造数百个芯片。时时情况下，被光照耀的光刻胶（表现的部分）会被洗掉，在硅片上造成一个“模板”。后续的机器会蚀刻掉部分材料，植入离子或在“模板”上千里积金属，造成芯片的一层。然后，再加上一层新的光刻胶，再投射一个新的图案，再进行一层蚀刻。一个当代芯片可能需要几十层这么的打印。

ASML最新的EUV光刻机每台资本越过3.5亿好意思元。它们突显了半导体行业的一个趋势：跟着芯片中主要的电子元件——晶体管——的尺寸变得越来越小，制造这些元件的器具和工场却变得越来越大、越来越上流。好意思国智库“高出量度所”的布莱恩·波特（Brian Potter）揣测，上世纪60年代末，建造和装备一家半导体制造工场（简称“晶圆厂”）的资本按今天的货币筹算简略为3100万好意思元。而台湾巨头台积电（TSMC）在亚利桑那州开拓的最新晶圆厂的资本则高达200亿好意思元一座。

渺小的开关

这些晶圆厂咫尺坐褥的晶体管数目以万亿计。每个晶体管都有两个端子，称为源极和漏极，两者由一个硅通谈分隔。第三个端子称为栅极，位于通谈上方，执法源极和漏极之间的电流流动。当栅极施加电压时，电流从源极流向漏极。当莫得电压时，电流住手流动。这种通断气象对应二进制中的1和0。

不管一个筹算机门径何等神奇，其运行的硬件本色上都是一组按照电路连结的开关，字据它们之间的连结情势进行开和关操作。简便的电路称为逻辑门，组合晶体管来提供二进制逻辑的基本功能：与门（and），如若两个输入都为1，则输出为1；或门（or），如若恣意一个输入为1，则输出为1；非门（not），将1变为0（或反之亦然）。这些逻辑门不错组合成更复杂的电路，而这些电路又不错组合得手能宏大的处理芯片。

戈登·摩尔（Gordon Moore）在1965年的率先不雅察是，跟着芯片制造时间的高出，晶体管变得越来越小，这意味着不错用更低的资本制造更多的晶体管。1974年，IBM工程师罗伯特·丹纳德（Robert Dennard）把稳到，较小的晶体管不仅捏造了单元资本，还提高了性能。跟着源极和漏极之间的距离捏造，开关速率加速，能耗减少。这一不雅察被称为“丹纳德缩放”，它放大了摩尔定律的克己。

1970年，栅极长度（源极和漏极之间距离的一个量度纪律）为10微米（10000纳米）。到2000年代初，这一数值已降至90纳米。在这一水平上，量子效应导致即使晶体管关闭，源极和漏极之间仍会有电流流动。这种泄走电流加多了功耗，并导致芯片发烧。

关于芯片制造商来说，这是早期迹象，标明他们的“免费午餐”期间行将完结。晶体管仍然不错变得更小，但泄走电充军纵了芯片电压的进一步捏造。这反过来意味着芯片功耗无法像夙昔那样捏造。这一“功率墙”象征着丹纳德缩放的完毕——尽管晶体管尺寸削弱了，但芯片速率不再加速，其功耗问题也变得愈加杰出。为了不绝提高性能，瞎想师们启动将逻辑门和其他元件成列在多个连结的处理单元中，称为“中枢”。通过多个中枢，处理器不错同期运行多个利用门径，或者通过将单个利用门径拆分为并行流来加速运行速率。

尽管开关速率不再加多，但这种方法允许性能不绝普及。然则，这并莫得管理每个晶体管功耗不再捏造的问题。跟着晶体管数目不绝加多，芯片瞎想师们不得不关闭芯片的一部分，称为“暗硅”，保宇配资以退缩废热将其溶化。

绕过泄走电流问题意味着要毁掉传统的晶体管结构，其中导电通谈与芯片名义皆平，栅极位于其上方。2011年，英特尔推出了一种新的瞎想，其中通谈像水上的鳍相通杰出，穿过栅极，而不是位于其下方。这种瞎想允许栅极对通谈施加更大的执法力，即使在关闭时亦然如斯。这些“鳍式场效应晶体管”（FinFET）使芯片制造商大约不绝削弱晶体管尺寸。新式晶体管的泄走电流更少，功耗比上一代减少约一半。如今大无数前沿工艺每个晶体管都有两到三个鳍，以提高速率。FinFET将栅极长度进一步削弱到16纳米傍边，但横向成列的鳍数目有限。

为了进一步削弱栅极长度，下一步是将通谈彻底从芯片名义抬离，使栅极从总计见解包围通谈。韩国巨头三星在其最新芯片中初度制造了这么的晶体管，称为“环绕栅极”（GAA）。英特尔和台积电瞻望也会很快跟进。比利时芯片量度机构imec瞻望，GAA时间将股东行业发展到本世纪末，到其时栅极长度将接近现存时间能蚀刻的最小特征尺寸。

在此之后，加多晶体管密度的独一方法是再行瞎想芯片，将一些夙昔横向成列的晶体管垂直堆叠起来。遴选三维瞎想使芯片制造商大约在交流空间内容纳更多的逻辑门。比如，英特尔暗意，通过堆叠晶体管，它不错在时时需要的空间的一半内构建最简便的逻辑门——反相器。

即便遴选堆叠晶体管，追求更高密度的需求也曾存在。一朝晶体管栅极长度接近10纳米，电运动过栅极的硅通谈厚度需要小于4纳米，这使得表示问题愈加杰出。行业的管理决议是用简直莫得厚度的材料代替硅。用仅有几纳米厚——仅几个原子的宽度——的材料制成的电路，不错让芯片制造商在不惦记泄走电流的情况下不绝削弱晶体管尺寸。

变薄的趋势

取代硅的二维（2D）材料候选者中有一种叫过渡金属二硫化物（TMDs）的材料，不错制备出仅三个原子厚的层。在数百种可能替代硅的TMD半导体材料中，有三种最具长进——二硫化钼、二硫化钨和二硒化钨。

但这些二维材料在挑战硅材料之前还有一些贫乏需要克服。来源，这些材料的薄度使它们很难与金属布线连结。其次，在通盘300毫米晶圆（芯片制造的纪律尺寸）上使用这些材料可靠地制造芯片亦然一浩劫题。此外，芯片瞎想依赖于两种不同类型的晶体管。在硅材料中制造恣意一种晶体管都相对容易，而新材料往往更得当其中的一种类型。

另一种可能取代硅材料的候选者是碳纳米管（CNT），它是由碳原子卷成的直径为1.5纳米（简略是水分子直径的六倍）的圆柱形薄片。碳纳米管晶体管的构造与世俗晶体管类似，具有由惯例半导体材料制成的源极、漏极和栅极点子。但其通谈由渺小的、平行成列的纳米管构成，而不是世俗晶体管中的硅通谈。纳米管的光滑结构使电荷不错比硅通谈快三倍地开关。通谈的薄度也使栅极大约更好地执法通谈，减少走电流，从而提高能效。

斯坦福大学的Eric Pop觉得，晶圆厂更倾向于使用二维半导体，而不是碳纳米管，因为它们更容易制造并与硅集成。诚然碳纳米管不错提供更优异的性能，而况相当得当用于GAA晶体管，但由于制造上的挑战，它们更难执法。

纳米管并禁闭易制造。碳纳米管在制造进程中容易出现残障，导致其电性能发生变化。大无数碳纳米管在栅极电压的作用下进展为半导体，但简略三分之一的碳纳米管进展为金属结构，耐久保捏导通，无法通过栅极执法。此外，让一组平行纳米管在源极和漏极之间明晰地平行孕育亦然一浩劫题。

2013年，Max Shulaker（现任麻省理工学院西宾）与斯坦福大学的Subhasish Mitra和Philip Wong配合，构建了第一个使用碳纳米管晶体管的微处理器。这些量度东谈主员瞎想了一种“免残障”处理器，即使部分碳纳米管出现问题，处理器仍然大约往往责任。到2019年，Shulaker瞎想了一个由14，000个碳纳米管晶体管构成的微处理器（约为英特尔1978年发布的8086芯片晶体管数目的一半）。2023年，北京大学的量度东谈主员使用不错削弱到10纳米硅节点大小的制造时间构建了一个碳纳米管晶体管。尽管这些遵守看起来相对基础，但它们展示了碳纳米管动作硅替代材料的后劲。

1959年，物理学家理查德·费曼发表了一次演讲，预示了纳米时间期间的到来。他曾念念象，“如若咱们不错一个一个地按照咱们的意愿成列原子，罢了会是什么样？” 咫尺，跟着半导体器件的特征尺寸达到原子圭表，宇宙给出了谜底：制造更小的晶体管。

https://www.economist.com/technology-quarterly/2024/09/16/the-semiconductor-industry-faces-its-biggest-technical-challenge-yet

半导体极品公众号保举

专注半导体领域更多原创内容

柔和人人半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或相沿，如若有任何异议，迎接不绝半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3888内容，迎接柔和。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的内容就点“在看”共享给小伙伴哦

• 怎样
• 摩尔
• 延续
• 定律